1、本科及以上学历,通信工程,软件工程,电子信息,计算机等:
2、年龄38岁以内;
3、3年及以上工作经验
4、精通VHDL或Verilog语言;
5、熟悉FPGA的设计和开发流程,具有独立的FPGA编码、仿真、调试能力;
6、掌握Xilinx或Altera器件的结构和特点;
7、熟练使用ISE、QuartusII、ModelSim、 Matlab等开发工具。
Copyright C 2007-2023 All Rights Reserved 版权所有 JNHR.COM 鲁ICP备11011025号-32 37088302000300
地址:山东省济宁市任城区 EMAIL:985205333@QQ.com
ICP电信增值经营许可证:鲁B2-20200437 人力资源经营许可证: 202008830004号
Powered by 济宁人才网